DIALOG(R) File 351: Derwent WPI
• (c) 2001 Derwent Info Ltd. All rts. reserv.

007375663 **Image available**
WPI Acc No: 1988-009598/198802

XRAM Acc No: C89-017353 XRPX Acc No: N89-030404

Amorphous-silicon semiconductor element mfr. - by depositing from source gas contg. impurities that vary forbidden band of amorphous silicon layer NoAbstract Dwg 8/8

Patent Assignee: MATSUSHITA ELEC IND CO LTD (MATU) Number of Countries: 002 Number of Patents: 003

Patent Family:

Applicat No Patent No Kind Date Kind Date Week Α 19871125 JP 86115254 A 19860520 198802 B JP 62271418 19890124 US 8750699 Α 19870518 198906 US 4800174 Α JP 93056850 R 19930820 JP 86115254 Α 19860520 199337

Priority Applications (No Type Date): JP 86115254 A 19860520 Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62271418 A 7

JP 93056850 B 10 H01L-021/205 Based on patent JP 62271418

Abstract (Basic): JP 62271418 A

Amorphous silicon (a-Si) semiconductor devices are mfd. using a capacitance-coupled high-frequency glow-discharge appts. fitted with several glow-discharge chambers, each of which has a HF electrode and a substrate holder opposing each other and each having a means for supplying reactant gases into the chamber. A reactant gas is supplied to a first glow-discharge cahmber so as to form an a-Si layer of a first conductivity type on a substrate and, after forming a predetermined gas atmos. in the first chamber, the coated substrate is moved to a second glow-discharge chamber and a different reactant is introduced so as to form an a-Si layer of a second conductivity type on the first a-Si layer. The distance between the electrode electrode and substrate holder is made smaller in the glow-discharge chamber designed for forming the thicker layer, and the temp. and pressure are set higher in this chamber.

USE/ADVANTAGE - The invention provides an improved method and appts. for the mfr. of a-Si semiconductor devices requiring several layers of a-Si of different conductivity types or several amorphous layers consisting mainly of silicon and having different optical band gaps. The forming speeds in different reaction chambers can be equalised, thus permitting the deposition of successive layers to be carried out continuously. (First major country equivalent to J62271418-A)

Abstract (Equivalent): US 4800174 A

Amorphous silicon (a-Si) semiconductor devices are mfd. using a capacitance-coupled high-frequency glow-discharge appts. fitted with several glow-discharge chambers, each of which has a HF electrode and a substrate holder opposing each other and each having a means for supplying reactant gases into the chamber. A reactant gas is supplied to a first glow-discharge cahmber so as to form an a-Si layer of a first conductivity type on a substrate and, after forming a predetermined gas atmos. in the first chamber, the coated substrate is moved to a second glow-discharge chamber and a different reactant is introduced so as to form an a-Si layer of a second conductivity type on the first a-Si layer.

The distance between the electrode electrode and substrate holder is made smaller in the glow-discharge chamber designed for forming the thicker layer, and the temp. and pressure are set higher in this chamber.

USE/ADVANTAGE - The invention provides an improved method and appts. for the mfr. of a-Si semiconductor devices requiring several layers of a-Si of different conductivity types or several amorphous layers consisting mainly of silicon and having different optical band gaps. The forming speeds in different reaction chambers can be

毎日本盛 許庁(JP)

40 特許出職公告

特 許 公 報(B2)

平5-56850

Cint Cl.

监别記号

庁内整理番号

99公告 平成5年(1993)8月20日

H 01 L 21/205

7454-4M

発明の数 1 (全10頁)

●発明の名称 非晶質シリコン半導体素子の製造方法

604年 順昭81~115254

❷公 開 昭82-271418

田田 夏 昭61(1986)5月20日 ❷昭82(1987)11月25日

の発明 書 石厂 **#** — **E** 北 川 四分 明 者

大阪府門真市大字門真1008番地 松下電器產業株式会社内 大阪府門真市大字門真1006番地 松下電器產業株式会社内

雅俊 平 **伊州** 明 ×

大阪府門真市大字門真1006番地 松下電器產業株式会补內

の出 夏 人 松下電器產業株式会社 大阪府門真市大字門真1006番地

外代 理 人 弁理士 小鰡沿 4

事 査 官 山本

外2名

一 正 日本中文献

特開 昭54-58361 (JP, A) 特別 昭56-88316 (JP, A)

1

の特殊論文の整理

3 複数のグロー放電室と前記グロー放電室内に 対向して配置された高層波電艦と基板ホルダとを 有し、前記グロー放電室内に原料ガスが供給され を用いた半導体製造装置を用い、前配特定の反応 室で前配原料ガスをプラズマ反応させて前記基板 上に特定の導電型の非晶質シリコン層を主成分と する非晶質層を形成する工程と、次に前記基框を ガスをプラズマ反応させて前記基板上に前記特定 とは異なる導電型の非晶質シリコンを主成分とす る非晶質層を形成する工程とを有する半導体素子 の製造方法であつて、前記特定の反応室において 前記井昌賈麗を形成した後、前記基板を次工程の 15 法。 反応室に移動させ、かつ前配特定の反応室で形成 された前記非品質層と前記次工程の反応室で形成 される前配非晶質層とを比べ、膜厚の厚い非晶質 層を形成する反応室に配された前記高周波電攝と 前記基板ホルダとの電極間距離を膜厚の薄い非晶 20 注。 質層を形成する反応室の反応室の電極間距離より も短く設定し、さらに前記膜厚の厚い非晶質層を 形成する前記反応室内の基板温度および真空度 を、前記競隼の薄い非晶質層を形成する反応室内

2

特徴とする非晶質シリコン半導体業子の製造方 盐

- 2 特定の反応室において前配特定の導置型の非 品質層を形成した後、この反応室を次工程の反応 るように構成された容量結合型高周波グロー放電 5 室と同種、関圧のガス雰囲気にしてから前配基板 を次工程の反応室に移動させることを特徴とする 特許請求の範囲第1項に記載の非品質シリコン半 導体素子の製造方法。
- 3 特定の反応室における原料ガスが、非品管護 次工程の反応室に移動させ、前記とは異なる原料 10 の導電型を定める不純物または非晶質層の光学的 禁止帯幅を変化させる不純物を与えるガスを含 み、次工程の反応室における原料ガスが前配不純 物を与える原料ガスを含まない特許請求の範囲第 2項に記載の非晶質シリコン半導体素子の製造方
 - 4 膜厚の厚い層を形成する反応室の放電電力 を、膜厚の薄い層を形成する反応室の放電電力よ り大きくすることを特徴とする特許請求の範囲第 2項に記載の非品質シリコン半導体室子の製造方
- 5 特定の反応室において前配特定の導電型の非 品質層を形成した後、次工程の反応室のガス雰囲 気を前記特定の反応室のガス雰囲気と同種、同圧 にしてから、前配特定の反応室の前記基板を次工 の基板温度および真空度より高く設定することを 25 程の反応室に移動させることを特徴とする特許請

求の範囲第1項に記載の非晶質シリコン半導体素 子の製造方法

8 特定の反応室における原料ガスが、不純物を 与える原料ガスを含まず、次工程の反応室におけ または非晶質器の光学的館止帯幅変化させる不純 物を与える原料ガスを含む特許請求の施屋施B項 に記載の非品質シリコン半等体素子の製造方法。

7 職罪の厚い層を形成する反応室の放電能力 り大きくすることを特徴とする特許請求の範囲第 5項に記載の非基質シリコン半導体素子の製造方 봞

発明の評価な監察

直集上の利用分野

本発明は、シランガスあるいはジポラン、フォ スフインなどの帯電面を定める不純物ガスあるい はメタン、エタンエチレン、アセチレン、ゲルマ ン、アンモニア、チツ素、酸素又はチツ素と酸素 をプラズマ反応させることによつて、基板上に複 八の半電型の異なる非晶質シリコン層または光学 的禁止帯幅の異なるシリコンを主成分とする非晶 質層を膜次地積して半導体素子を製造する方法の 改良に関する。

従来の技術

この種の非晶質シリコン(以下a-Siで表す) を用いた半導体素子の典型的な例である光起電力 素子の構造を第7周に示す。1はガラス等の透明 面に順次形成された酸化インジウム・編等の透明 導電膜、aーSi膜およびアルミニム答の裏面電極 膜である。aーSi膜3は透明電転2に接するD登 層5、裏面電腦4に接するn型層7およびこれら れらの勝ち、8、7はそれぞれ適当な不純物を含 むシランガスのプラズマ反応により堆積形成され る。i型層とは不純物を入れない意味であるが、 aーSiよりなるi型層をは少しn型になつている 量の不純物を入れる場合がある。さらに光原の分 光感度にあわせ、1型層の光学的禁止帯幅を小さ くするため、周期律表第4歳元素であるGeやSn を入れることもある。

第8回は前記aーSi膜3を形成するための従来 のプラズマ反応装置を示す。10m~10cは五 いに開贈されて並設された第1~第3反応室、1 1a~11cはそれぞれ上記各反応室に所定の反 る原料ガスが非晶質層の等電腦を決定する不純物 5 応ガスを導入するための第1~第3パルプであ り、第1パルプ11aを通してシラン (SiHa) ガスとジボラン (B.H.) ガスが、第2パルプ1 1bを通してシランガスが、さらに第3パルプ1 1 cを通してシランガスとフォスフィン (PH.) を、親軍の得い間を形成する反応室の放電電力よ。20・ガスがそれぞれ供給される。12a~12cは各 反応室182~18cを排気するための第4~第 8パルプで、これら各パルプは真空排気系に接続 されている。18a~18cおよび14a~14 cは上記反応室において対向配置された第1およ 25 び第2電艦で、これら電艦間には交流電源 15よ り交流電場が印加される。16は上記各反応会に おいて第1、第2電艦13、14間に配されたロ ーラコンペアである。このコンペアは上記第1か ら第3反応室への基板の移動に用いられる。第1 の化合物などの不純物ガスを含むシランガスなど 20 ~第3反応宜10a~10cの各重直壁18には 岡一高さに関口された第1~第4通過窓17a~ 17dとこれらの窓の各々を開閉する第1~第4 シャツタ19m~19dが設けてあり、シャック を開け、窓を通して基板の反応空間の移動をさせ 25 るようになつている。

> 次に第8回に示したaーSi堆積装置による従来 の製造方法について述べる。

まず、透明等電調2のみを堆積させた基板1を 第1通過窓17aから第1反応室10aへローラ 絶縁基板、2, 8および4はそれぞれ前配基板表 30 コンペア18に乗せて入れる。このとき第1~第 4シャック19a-19dはすべて閉位置にあ り、また、すべてのローラコンペア18は停止し ており、さらに第1~第8パルプ11a~11 c、12a~12cは閉じられ、すべての第1、 河層間の i 型 (ノンドープ) 層 8 とからなり、こ 35 第 2 電振 1 3。 1 4 には電場印加がない。次に、 第4~第6パルプ12a~12cを通じて第1~ 第3反応室10a~10cを真空排気した後、第 1パルプ11aを介して第1反応室18a内にシ ランガスとジボランガスとを満たし、この状態で ため、ほんとうの意味でのi型層にするために微 40 第1反応室10aの第1、第2電艦13a, 14 aに電 印加を行ないプラズマ反応を行わせる。 この工程によつて透明導電膜2上にp型層5が形 成される。

D型層5を形成後、第1反応室10aの放電を

止め、第1反応室18a中のガスを誇気した後、 第2シャック18Dを開け、第2の通過第17b を通して基板1二条1反応変18aから第2反応 🕾 宝186へ移動させる。第2シャック186を開 この状態で第2反応宣186の第1、第2電艦1 8 b。 1 4 bに環境印加を行ない放電させて 1 量 贈りを形成する。その後、反応宣186を辞気し てから基板を第3反応室18cへ移動させ、反応 ガスを供給し、電腦18c。14cに電場を印加 しての型階でを形成する。

発明が解決しようとする問題点

以上のように、従来の方法によって、基板上に 各反応室の電弧関節能は意識的に変えておらず、 そのため各反応宣における順形成スピードは阿智 度であった。例えばpin型の光起電力素子では i 型層の鎮厚が他の層に比べ10倍程度厚く、Ⅰ型層 形成時間は他の腸の形成時間の約10倍となり生産 20 (2) ある程度堆積速度が増大すると順原にパラツ 性はi型層形成で制限されていた。

本発明は、多層非晶質シリコンを用いた半導体 素子の製造における生産性の向上を行うととも に、均一性および信頼性の高い半導体素子の製造 を可能とするものである。

問題点を解決するための手段

本発明の非晶質シリコン半導体素子の製造方法 は、複数のグロー放電室と前記グロー放電室内に 対向して配置された高層波電腦と基板ホルダとを るように構成された容量結合型高周波グロー放電 を用いた半導体製造装置を用い、前配特定の反応 室で前配原料ガスをプラズマ反応させて前配基板 上に特定の導電圏の非晶質シリコン層を主成分と 次工程の反応室に移動させ、前記とは異なる原料 ガスをプラズマ反応させて前記基板上に前記特定 とは異なる導電器の非晶質シリコンを主成分とす る非晶質層を形成する工程とを有する半導体素子 の製造方法であつて、前配特定の反応室において 40 前記非晶質層を形成した後、前記基板を次工程の 反応室に移動させ、かつ首配特定の反応質で形成 された前記非晶質層と前記次工程の反応室で形成 される前記非晶質層とを比べ、臓原の厚い非晶質

層を形成する反応室に配された前記高周波電極と 前記基板ホルダとの電極関距離を装厚の薄い非晶 質層を形成する反応室の反応室の電極関距離より も短く数定し、さらに貧犯数率の厚い非品質層を じ、第2反応宣186内にシランガスを満たし、5 形成する質紀反応宣内の基板温度および実空度 を、前記鏡尾の降い非晶質層を形成する反応室内 の基礎選度および真空度より高く設定するもので 85.

本発明はまず、地積速度を多層構造の各層で顕 宝18cに原料ガスのシランガスとフォスフィン か 単に応じて大きくすることである。例えばaーSi で対抗型光起電力素子を作成する場合、p型層、 n 運用に比べ i 盟居の鎮厚が10倍程度厚く、地積 速度をpin各層とも同じにすると i 型層で製造速 度が決まつてしまつていた。 生産速度を上げるに 導電型の異なる複数のaーSI層を形成する場合、15 は臓原に応じて堆積速度を大きくすれば無駄な時 間が省ける。本発明は以下の新しい発見に基づい た手段を用いて行なわれた。

- (1) 電極関距離を短くする。こうすると堆積速度 が増大する。
- キが生じるが、真空度を大きくしてやると均一 な地模速度が得られる最適値が存在する。
- (3) 堆積速度が増大すると、通常の堆積速度で最 道であつた基板温度では半導体素子作成後の信 観性が低下した。 基板温度設定値を従来よりも 高めることによってこの問題点を解決すること ができた。

作用

以上の方法によれば、多層構造半導体素子の各 有し、前記グロー放電室内に原料ガスが供給され 30 階膜厚に応じて形成速度を合わせることができる ので、原理的には連続権機が可能である。

一般的に多宝橋造の製造装置では、各反応室の 大きさが同一である場合が装置の利用効率が良 い。本発明の製造方法では、護原に応じた堆積流 する非晶質層を形成する工程と、次に資配基板を 35 度を選択することができるため、各反応室をほぼ 同じにすることができ、そのため小型化が行なえ る。反応室が同じ大きさであれば交換も容易で部 品も同じものになり装置の製造コストも下げら れ、メインテナンスも容易となる。

さらに従来例と同様、本質的には導電型の異な つた層は別々の反応室で堆積するため、同一反応 宝で作成する場合に比べて、豊留不純物によって 受ける悪影響を経滅することができる。

そして、本発明は、生産性の向上に加え、シリ

7

コン半導体素子の腕厚パラツキをなくし、信頼性 の廃上を可能とするものである。 支监师

まず、上述の(1)~(3)の手段を実行することによ つて堆積速度にどのような変化をもたらすかを以 5

(1) 電振調電機を超くするとaーSI堆積速度が増 大する。

第2回は高周波電力を50Wとし、電振測距離 を複雑に堆積速度を複雑にとった因である。実 20 空度は1Torrである。この条件では電極関距離 が33m以上では放電しなくなる。15~30mでは 距離が短い方が少し堆積速度が大きいがほぼ平 担で4~5人/sec程度である。15mより短く なると急激に堆積速度が増大し、8mで約7 15 A/secになる。もつと短くすると放電しなく なる。このように左上がりの結果が得られたの は、電極関距離を短くするとaーSIの成長種が 主に発生する高層波電腦表面と基板との距離が 短くなるために効率良く基板に上記成長種が到 20 進するためである。

(2) 真空度と堆積速度および膜原の均一性

第3回は、電極間距離を18mmとし高層波電力 を70Wとしたときの堆積速度30を真空度を横 軸にとつて図示したものである。真空度2Torr 25 のところで電極間距離を10mの場合31および 5mの場合32も示した。真空度を増大させて もaーSiの成長種の密度が増大するから堆積速 度は増大する。しかし2Torrのところで減少し てしまう。真空度を2Torrに保ち、電転間距離 30 を10m31、5m32とすると堆積速度も変化 する。放電電力を一定にしているため真空度を 増大させると電転間の空間中に存在する原料ガ ス数が増大するため高速の電子が粒子と衝突す る回数が増大する。このため電子温度が下がり 35 放電を持続するだけのエネルギが持てなくなる ためである。電極間距離を短くしすぎても放電 は発生しない。これは放電電源の出力インピー ダンスと装置の入力インピーダンスの整合がと れないためである。 すなわち、通常、インピー 幼 ダンス整合は、マッチングポックス (図示せ ず)と称するインピーダンス整合器によって行 なわれ、電源と装置の間で電力の供給がスムー ズに行なわれるよう調節されている。 装置のイ

ンピーダンスの中には、電腦を基板ホルダとに よつて形成される容量も含まれ、さらにこの間 で発生するプラズマの密度によつてもその容量 は変化する。電極関距離を短くしていくとブラ ズマの密度は増大し、さらに電量と基板ホルダ との平行平板容量も増大する。このため、通 常、インピーダンスマッチングがうまく行なわ れている従来の放電から高速堆積放電へ移って くると急激にマッチングがとれなくなってくる

のである。このため放電しなくなる。逆に電極 間距離を長くすると、電転間の空間に存在する 粒子が増大し、プラズマの密度が減少して放電

が持続しなくなるのである。

第8回に戻って2Torrの真空度でのパラッキ がどのようになつているのか、わかりやすく電 極と基板ホルダを断翼で見て、aーSiの膜厚分 布をとると第4図のようになる。第4図aは、 電弧関距離4日が大きくaーSI41は電弧の中 央で厚く堆積されるが電転18b,14bの場 では薄くなる。逆に第4間cのように電極間距 離48を小さくすると故電が電艦13b,14 bの中央部には発生しなくなり電振13b, 1 4 bの嬢だけにaーSi4 1が堆積される。第4 図bのように電極関距離48を適当にとってや ると電板13b, 14b全体に渡ってa-Si4 1は均一に堆積される。 すなわち第3図の 2Torrの真空度のところでは電極関距離が18mm の条件では第4図aのようにa-Si41が堆積 され、10mの条件では第4回bのように、5mm では第4図cのような誤算分布をしている。す なわち膜圧を均一にかつ高速に堆積しようとす れば上述した手順に従って電腦関距離と真空度 とを変化させて最適値を求めれば良い。 第3図 からもわかるように、地積速度は従来のものに 比べ10倍以上に高速化できることがわかる。

(3) 基板温度設定値と半導体素子の信頼性

堆積速度を高速化するということは実効的に 原料ガスの分解率を高くして成長種を増大させ るということである。例えばSiH」を例にとる と、Siが固体として堆積すると2分子のHaが 発生する。SiH。に比べH,は比熱が大きく、し かもSiHiの2倍のH。が発生する。SiHiは放電 中へほとんど加熱されることなく到途するた め、ほぼ宝温か、装置の中へ導入された時、断

熱脚領するため宣滅よりは低くなる。SiH。が 分解し放電中に貼が多くなると基板に比熱が 大きくて宣道程度の孔が触れ基板変調を通常 の地貌条件より冷やすことになる。これを辿う 高くし、最適基板温度にしようとするものであ る。aーSI光紀電力素子を例にとると信頼性の 1つの問題にステプラ・ロンスキ (SStaebler ーWronski) 効果がある。強力な光を照射する 板温皮胶定値をパラメータとしAMi(Air Mass One) 100mW/dの照射時間を検軸に 光起電力素子の損格した出力特性を示したのが 第8回である。出力特性は螢光燈2000以取射下 あるため200EXを選んだ。従来の堆積条件では 基板温度の設定は200℃を避んでいる。 従来条 件ではAM。100mW/diを10時間照射しても初 期値の90%以上の特性を保つているが、高速地 横条件では設定温度が200℃5 0では第6回に 20 示したように 1 時間もたたないうちに特性が急 歳に劣化する。

このように基板表面が実効的に冷やされてい るためにaーSi膜中に不安定なSiH結合が生 化したと考えられる。基板設定選座200°C51、 250℃52、にすると10時間のAMi、100m W/d原射後でも90%以上の出力が得られてい ることがわかる。 基板設定温度350°C 5.3 にす

第5回の実験データから、ここで用いた装置 で、この堆積条件ならば基板温度の設定値を50 ~100℃上げれば良いことがわかる。 しかし上 テイング方法の違いなどから装置の構造や堆積 条件によって基板表面の冷やされ方は変化する から一概に設定温度を何度上昇させると良いと は貫えないことは明らかである。

施例を行なった。

実施例 1

光起電力素子の製造方法

以下、本発明に従つて半導体素子の典型である

光紀電力素子、具体的には基板上にp型層5、1 型層 8 及びn 型層 7 を耐次形成する何を第 1 因に ぶした装置によつて説明する。 第8回の装置と具 なる点は「理解のを形成する反応変すのもの電極 ために反応宣内の基板温度設定値を従来のより 5 問題館81bが、他の反応宣18a。18cの5 1 a, 51 cより短いことと、交流電源15が、 それぞれの反応室に分けて15a, 15b, 15 cと置かれていること、及び各反応宣18a, 1 Ø b, 1 Ø cの大きさがほぼ同じであることであ と出力特性が劣化するという現象が現れる。基 10 る。なお交流電源15 a、15 c は堆積方法のク イミングチャートを工夫すれば1つの電源にまと められる。

この例においては反応室18kの電源13k。 146間には少なくとも常時電場が印加されて高 で測定した。出力特性の劣化は低限度で顕著で 15 遠堆費用の放電が発生しており、基板1を移動さ せる時以外はローラコンペア18は停止してい る。また基板導入以前は少なくとも第1シャック 19aは閉じておりダミー基板が少なくとも反応 第10 bに入つている。

> まず、第1反応室10aに隣接して設けた予備 室(関示せず)でも一Si堆積温度まで基板温度を 興節した後、第1反応宝18 a と両種両圧の原料 ガスを予備室に導入する。

次にシャック19aを開けて第1反応室10a じ、これが光照射によつて切断され、特性が劣 25 に基板1を導入する。基板導入後は第1シャッタ 19aを閉じ、子備室の混合ガスをパージした 後、次の基板導入の準備をする。第1反応室10 aでD型層5を提供しようとする場合は、原料ガ スにはSiH。とB。H。の混合ガスが用いられる。 p ると他の不安定要素が加わつているようであ 30 型層にa-SiCを用いる場合はSiH. B.H.の他 にCH., C.H., C.H.等の炭化水素ガスを用い る。p型層5を堆積後、放電を止めSiHeガスの 供給のみを行ない、基板設定温度を第2反応室1 🛭 bのそれと同じにする。 こうすることによっ 述したとおり、原料ガスの流れ方、基板のセツ 35 で、第1反応室10a中の原料ガスは第2反応室 10bのそれと同種になり、基板温度は第2反応 室10bのそれに昇進される。第1反応室10a のガス圧(真空度)を第2反応室186のそれと 同圧になるように調節(増大)させた後、第2シ 以上述べてきた発見に基づいて以下に述べる実 40 ヤッタ19bを開けて第2反応宝10bに基板1 を導入する。ガス圧のモニタは、ダイヤフラム式 の真空計を用いなければならない。 例えばビラン 真空計ではガスの比熱によってその指示が大きく 異なるため不適当である。上述したとおり第1反

12

比重18aと第2反応重18bの中に入つている ガス組成が異なつており第3反応宣106に比熱 の大きな私ガスが大きな割合で入つているから である。基板導入後は、第2シャツタ19Dを閉 スを導入しておき、次の基板導入を持機する。᠄:

第2反応室10トでは前述のとおり電極関距離 515は短くなつており基板温度設定値も他の反 応宣よりは高くしかも真空度も大きくなつでい ク19cを関け、第3反応宣19cへ基板1を導 入する。このとき第3反応室18cには第2反応 **金と同種同圧の原料ガスが導入されているが、基** 仮移動完了後、第3シャツタ19cを閉じてか る。n型層7の堆積後、第4シャツタ18dを開 け、子伽宝 (図示せず) へ導入する。この子伽宝 は工程説明の最初に述べた首記第1反応室10a へ導入するために用いた予備室でも良く別の予備 室でも良い。すなわち阿一の子僧室を用いようと 20 (1) 多層構造半導体素子の各層膜厚に応じて形成 十れば、このaーSi堆積装置は入口と出口が同じ であり、直線的な構造をとるならば今まで述べた 第3反応金10c、第2反応金10b、第1反応 名10aと再び通つて取り出すことができるが、 直線的な構造でなければ、半導体素子ができる間 25 に1回転するような回席構造となる。

n型層7を堆積後、第3反応宝10cから予備 宝へ移動させるときは、予備宝中へ第3反応第1 B c と同種阿圧の気体、例えばSiH。とPH。を含 んだ原料ガスを満たし、移動後第4シヤツタ19 30 dを閉じる。上記予備室には原料ガスが存在する ので、十分にパージした後取り出す。取り出す前 に裏面電板4を蒸着しても良い。

なお、B.H. PH. 炭化水素ガス導不純物ガス を供給する場合は、キャリアガスとしてHz, 35 Ar。He等を用いる。

実施例 2

FTF(Thin Film Transistor) の製造方法。

本実施例では、第8回に示すようなTFTを作 成する製造方法について述べる。TFTを作成す 40 る場合ゲート電極71の上に、ゲート絶縁膜72 が必要である。この場合には、第1反応室10a の原料ガスを変えれば良い。すなわち第8図にお いて某板1の上にゲート電板71を形成した後、

第1回に示した整理に導入し、ゲート絶縁調72 であるSiOsを第1反応宣18aで形成する。原 斜ガスとしてはSiHiの他にOn、NiO等酸素化合 物を混入すれば良い。他は前述したのと同様な方 じ、第1反応宣18aには再びp型層用の原料が 5 法で作成することができる。1型a-SI層8、n 型a-SI層7を形成した、ソース、ドレイン部7 4を残してn型aーSI房7を選択エツチングし、 ソース及びドレイン配線となる金属影着膜78を 形成し、適当に選択エツチングする。 第8回とは る。高速度で1型層8を堆積した後、第3シヤツ 10 逆構造のTFTを作成する場合は、第1反応室1 8 aにn型aーSI層を形成する原料ガスを導入 し、第3反応室10cにゲート絶縁膜72を形成 する反料ガスを導入しなければならないが、第2 反応室10bに入るまでにヵ型a-SI房7を選択 ら、n型第7を地種させる場合はPHsを導入す 15 的に取り除いておかなければならない。このよう にしてTFTを高速で作成することができる。 発明の効果

> 以上の方法による効果を以下に詳しく説明す ಕ.

- 速度を合わせることができるので、原理的には 連続堆積が可能である。
 - (2) 薄膜堆積時間は、p型層5を1分間、i型層 8を従来は80分間であつたが10倍の堆積速度を 持つ条件を使用すると B分間、n型層7を3分 間とすると、従来の方法では「型層 8 を堆積す る時間が長く、p型層5、n型層7を形成する 反応室の待ち時間が長く無駄であつた。
- (3)一般的に多室構造の製造方法では、各反応室の 大きさが同一である場合が装置の利用効率が良 い。本発明の製造方法では、膜厚に応じた堆積 速度を選択することができるため、各反応室を ほぼ同じにすることができ、そのため小型化が 行なえる。反応室が同じ大きさであれば交換も 容易で部品も同じものになり装置の製造コスト も下げられ、メインテナンスも容易となる。
- (4)さらに本質的には導電型の異なった層は別々の 反応室で堆積するため、同一反応室で作成する 場合に比べて、残留不純物によつて受ける悪影 響を経滅することができる。
- (5)本発明は電極間極のみでなく、温度、真空度の 制御により、腹厚パラツキが少なく高い信頼性 を有する半導体素子を製造する。

14


国際の簡単な説明

第1回は本発明の一支施例の製造方法を実施す るための製造技能の総新製器、第2回は電極関剤 簡を変化させたときのaーSI域構造度の変化を示 Si堆積速度の変化および均一性を示した間、第4 団は電極距離を変えたときの堆積速度の不均一性 の様子を基板ホルゲ上に簡明に示した図、第5図 は反応装置の基板設定温度をパラメータとし、 AM。照射時間と光起電力素子の製格化出力特性 10 膜、74****ソース・ドレイン部。 を示した関、第8回は本発明の一実施例の製造方


法で作成された a - SITFTの報新開閉、第7間 はaーSI光起電力素子の機断関圏、第8回は従来 から使用されていた製造装置の機断回取である。


5 ······ p 型階、 6 ······ 1 型層、 7 ······ n 型層、 した国、第3回は真空度を変化させたときのa- 5 18a~18c****第1~第3反応室、18a~ 13c, 14a~14c·····尼斯 15, 15a ~15 0 ……交流電車、18 ……ローラ、48。 51a~51c……電転問距離、41……a-SI、71……ゲート電板、72……ゲート絶縁


第1図




第7図









第6回 7/1 型層 61型層 72 サトを機模 73 会局流音膜

